Optimización del rendimiento con RISC mejorado

POWER (acrónimo de P erformance o ptimization W ith y NHANCED R ISC) es un conjunto de instrucciones RISC desarrolladas por IBM. Esta arquitectura fue utilizada como base para la creación de la arquitectura PowerPC (destinada a PC Macintosh, algunas estaciones de trabajo IBM y aplicaciones embebidas), a la que sigue siendo muy similar. POWER es también el nombre de la serie de microprocesadores que se desarrollaron a partir del conjunto de instrucciones. Los procesadores se utilizan como CPU principal en muchos servidores IBM, minicomputadoras, estaciones de trabajo y supercomputadoras. Desde el procesador power3 y más tarde la arquitectura es completamente de 64 bits y se basa en las especificaciones de PowerPC. POWER3 tampoco implementa algunas instrucciones de power antiguas que se eliminaron del conjunto de instrucciones de PowerPC y no implementa extensiones de POWER2 como ifq o stfq.

En 1974, IBM comenzó un proyecto para desarrollar un conmutador telefónico de alto rendimiento que pudiera manejar hasta 300 llamadas por segundo. El manejo de cada llamada requiere alrededor de 20. Se estimó que 000 instrucciones y su gestión en tiempo real requerían un procesador de al menos 12 MIPS. Por el momento eran peticiones muy ambiciosas pero los ingenieros entendieron que el procesador no tenía que tener la clásica complejidad y flexibilidad ya que en esencia solo tenía que gestionar la entrada y salida de los datos, gestionar sumas, saltos, copiar entre registros y otras instrucciones elementales. En esencia, el procesador no tenía que estar equipado con instrucciones matemáticas complejas, ya que no eran necesarias. La filosofía de diseño se basaba en la simplicidad, las instrucciones se especificaban directamente, sin el uso de microcódigo, se ejecutaban en tiempo constante y requerían solo un ciclo de reloj. Muchas características en común con las arquitecturas RISC modernas. En 1975 el proyecto telefónico fue cancelado antes de que se construyera un prototipo. Sin embargo, desde las estimaciones hasta las simulaciones realizadas durante el proyecto, se observó que el procesador también podía utilizarse para tareas genéricas y que su diseño era muy prometedor. El proyecto continuó en el Thomas J. Watson Research Center building 801, y se convirtió en el proyecto 801. Durante dos años, a partir de 1982, en el Centro de investigación Watson se analizaron y exploraron los límites superescalar del proyecto 801. Se analizó la implementación del 801 y se exploró la posibilidad de implementar múltiples unidades funcionales para mejorar el rendimiento, similar a lo que se había hecho en el sistema informático/360 modelo 91 y el CDC 6600 (aunque el modelo 91 se basó en una arquitectura CISC). Para determinar si el proyecto RISC podría manejar múltiples instrucciones por ciclo o si el proyecto debería ser modificado para manejar múltiples instrucciones por ciclo. Para mejorar el rendimiento, Cheetah separó las unidades de salto, entero y coma flotante. Muchos cambios en el proyecto 801 se hicieron para manejar múltiples unidades de procesamiento. Cheetah fue diseñado inicialmente para la producción con tecnología bipolar ECL, pero en 1984 la tecnología CMOS mejoró el nivel de integración y rendimiento de los transistores. En 1985, la investigación sobre la segunda generación de arquitecturas RISC se inició en los laboratorios del IBM Thomas J. Watson Research Center, y produjo "AMERICA architecture" . En 1986 IBM Austin comenzó el desarrollo de la serie RS/6000 basada en esta arquitectura. En 1990 IBM introdujo el primer sistema basado en la arquitectura power, el sistema fue llamado RISC System / 6000 o RS/6000. El RS/6000 se dividió en dos clases, workstation y server, que se denominaron POWERstation y POWERserver. Los procesadores de los sistemas RS / 6000 se llamaban ríos (más tarde ríos I O POWER1) y consistían en 11 sistemas integrados. Caché de instrucciones, unidades para enteros, unidades para números de coma flotante, cuatro caché de datos incorporada, unidad de almacenamiento, dos unidades de entrada/salida y reloj. Una versión de un solo chip del RIOS, RSC (de RISC Single Chip) fue desarrollada para las versiones RS/6000 de gama baja y la primera máquina basada en este chip se introdujo en 1992. IBM se dio cuenta de que la arquitectura POWER podría ser utilizada con algunos ajustes para el mercado masivo y que podría ser vendida bajo licencia a otros proveedores. La compañía contactó a Apple y se ofreció a colaborar en una serie de microprocesadores basados en la arquitectura power. Apple contactó a Motorola, un proveedor de procesadores de Apple desde hace mucho tiempo, y le pidió a la compañía que se uniera a la Alianza debido a su larga experiencia en producción de alto volumen y para tener un segundo proveedor de procesadores. Esta colaboración entre las empresas se llamó la Alianza AIM de a pple, I BM y m otorola. El resultado de la alianza fue la nueva arquitectura PowerPC, una versión modificada de la arquitectura power. La arquitectura PowerPC agregó instrucciones de coma flotante de precisión única y instrucciones de multiplicación y división entre registros. La arquitectura eliminada de instrucciones especializadas como la instrucción de multiplicación y división usando el registro MQ. También agregó soporte para la arquitectura de 64 bits. El primer PowerPC fue el procesador PowerPC 601 basado en RSC. En 1993 IBM vio el éxito del desarrollo original de RIOS / POWER1, el procesador power2. Añadió una segunda unidad de coma flotante y una segunda unidad para enteros. Se incluyeron nuevas instrucciones en el conjunto de instrucciones: en 1996, se introdujo una versión de un solo chip del power2, el P2sc (Power2 Super Chip). En 1990, el equipo de desarrollo de IBM del AS / 400 ora system I diseñó un conjunto de instrucciones RISC para reemplazar las instrucciones CISC del as / 400 existente. El diseño original era una variante del conjunto de instrucciones IMPI extendido a 64 bits con la adición de instrucciones RISC para acelerar las aplicaciones comerciales que harían uso de computadoras AS/400. IBM presionó por el uso de procesadores PowerPC, pero el equipo de desarrollo argumentó que el procesador no tenía un conjunto de instrucciones adecuado para aplicaciones comerciales. Para el proyecto se desarrolló una extensión de PowerPC llamada Amazon. En ese momento, el equipo de desarrollo del RS/6000 se oponía al uso de PowerPC para máquinas de alto rendimiento porque el equipo creía que las instrucciones de power2 que el proyecto PowerPC había eliminado eran importantes. Amazon se amplió para incluir las instrucciones solicitadas por el equipo RS/6000. El proyecto del primer procesador basado en el conjunto del Amazonas se llamó Belatrix (el nombre de una de las estrellas de la constelación de Orión también llamada La Estrella del Amazonas). Belatrix era un proyecto muy ambicioso y finalmente se completó. IBM Austin (donde se desarrolló el RS/6000) desarrolló un procesador PowerPC de 64 bits con la extensión power2 que llamó POWER3. IBM Rochester (donde se desarrolló el AS/400) inició el desarrollo del primer procesador PowerPC de alto rendimiento de 64 bits con extensiones as/400, mientras que IBM Endicott inició el desarrollo de la versión de un solo chip de gama baja del procesador PowerPC con extensiones as/400. Muskie la versión multi - chip de gama alta del procesador PowerPC con extensiones as/400 y Cobra, la versión PowerPC de un solo chip con extensiones as/400 se introdujeron en 1995. En 1997 IBM Rochester lanzó Muskie la versión PowerPC para RS / 6000. Fue utilizado por el RS / 6000 bajo el nombre RS64 y también en el AS / 400 bajo el mismo nombre. En 1997 se introdujo el POWER3. Inicialmente llamado PowerPC 630, fue renombrado para indicar la continuación de la línea eléctrica. El procesador implementó el conjunto de instrucciones PowerPC de 64 bits, incluidas todas las instrucciones opcionales (por el momento). El procesador tenía dos unidades de coma flotante, tres unidades enteras y dos unidades de carga/almacenamiento. Los procesadores power posteriores implementaron el conjunto de instrucciones PowerPC de 32 y 64 bits. Los procesadores compatibles con el conjunto de instrucciones power o POWER2 ya no se producían. En 2001 se introdujo el POWER4. Obviamente era un procesador PowerPC de 64 bits, pero incluía las extensiones as/400 y se usó tanto en el AS/400 como en el RS/6000 reemplazando al POWER3 y al RS64. El conjunto de instrucciones implementado se llamó PowerPC 2. 00 y el nuevo conjunto añadió más instrucciones. En 2002, el PowerPC 970, un derivado del POWER4, fue lanzado con la adición de una unidad VMX (AltiVec) que fue utilizada por Apple en el Power Mac G5, el primer Macintosh y primer escritorio en el mercado masivo en operar a 64 bits. En 2005, se introdujo el POWER5. Un procesador multinúcleo con soporte para multihilo simultáneo de dos hilos y, por lo tanto, la capacidad de manejar cuatro procesadores lógicos. POWER5 agregó Muchas instrucciones al conjunto de instrucciones que se llamó PowerPC2. 01. El POWER5 + agregó más instrucciones y el conjunto se llamó PowerPC 2. 02. El power6, un sucesor directo del POWER5, fue introducido en mayo de 2007. El POWER6 agrega unidades VMX al procesador y soporte de hardware para la aritmética decimal además de la aritmética binaria que normalmente se usa en los procesadores. Este es el mayor cambio desde la época de la POWER3 que cambió a la PowerPC64. El procesador tiene un proyecto de doble núcleo y se implementa con una frecuencia máxima de 4. 7GHz a 65nm. El POWER7 es el sucesor del POWER6, introducido el 8 de febrero de 2010. Está vinculado a la financiación de DARPA para el desarrollo de SUPERCOMPUTADORAS. Tiene una potencia de procesamiento más del doble que la ofrecida por el predecesor POWER6, obtenida entre otras cosas con una frecuencia de funcionamiento inferior a los casi 5GHz de la POWER6, o de 3.0 A 4.14 GHz y esto, combinado con el nuevo proceso de producción a 45nm, disminuye el consumo del procesador. El POWER8 es el sucesor del POWER7, introducido en agosto de 2013 y lanzado al mercado en junio de 2014. POWER9, que se lanzó en 2017, se produce utilizando un proceso FinFET de 14 nm y está disponible en 4 versiones: dos con 24 núcleos SMT4 y dos con 12 núcleos SMT8. Es probable que haya más versiones en el futuro, ya que la arquitectura Power9 está disponible para licencias y modificaciones para los miembros de OpenPOWER Foundation. POWER10 es una arquitectura que probablemente se introducirá en 2020. Debe caracterizarse por un gran número de núcleos y E/S de alto rendimiento. Se supone que está hecho con tecnología de 10 nm.

El diseño de potencia desciende directamente del IBM 801, considerado por muchos como el primer microprocesador RISC verdadero. El 801 fue ampliamente utilizado en el hardware de IBM, pero no se dio a conocer al público en general hasta el lanzamiento del IBM PC/RT, con un rendimiento pobre, a mediados de los años ochenta. Mientras que el PC/RT estaba siendo lanzado en el mercado, IBM comenzó el proyecto América, con la intención de crear la CPU más potente del mercado. Se centró en dos problemas principales del 801: el cálculo de coma flotante se convirtió en el proyecto pallino dell '' America, e IBM fue capaz de utilizar nuevos algoritmos desarrollados a principios de los años 80 que podrían realizar multiplicaciones y divisiones en doble precisión en un solo ciclo de reloj. La FPU estaba separada del decodificador de instrucciones y de la ALU, permitiendo que la primera enviara las instrucciones respectivas a las unidades funcionales al mismo tiempo. IBM también introdujo un decodificador de instrucciones complejo que podía obtener simultáneamente una instrucción, decodificar otra y enviar otra a la ALU o FPU, convirtiéndola en una de las primeras máquinas superescalar. El sistema utilizó treinta y dos registros enteros de 32 bits y tantos registros de coma flotante de 64 bits, en sus respectivas unidades. La BPU (branch prediction unit) también tenía sus propios registros, incluido el contador (PC). El 801 tenía un diseño simple, y la hipercorrección contenida en la potencia lo convirtió en un procesador más complejo que la mayoría de las CPU RISC de la época. El conjunto de instrucciones POWER y PowerPC contiene más de cien instrucciones de longitud variable, muchas de las cuales son variaciones de otras, a diferencia, por ejemplo, de ARM, que tiene solo treinta y cuatro. Otra característica interesante de esta arquitectura es un sistema de direccionamiento virtual que coloca todas las direcciones en un entorno de 52 bits. De esta manera las aplicaciones pueden compartir memoria en un entorno "plano" de 32 bits y cada programa puede tener diferentes bloques de 32 bits cada uno.

La primera CPU power1 consistía en tres chips: la unidad de predicción de instrucciones (BPU), la unidad completa (ALU) y la unidad de coma flotante (FPU). Estos se conectaron en una placa grande para formar un solo sistema. El POWER1 fue utilizado principalmente en estaciones de trabajo RS/6000. El POWER2 era esencialmente un POWER1 mejorado y era el procesador de más larga duración en esta serie: fue lanzado en 1993 y todavía estaba en uso cinco años más tarde. Contenía una FPU adicional, 256 KB de caché adicional y una capacidad de computación en coma flotante de 128 bits. El POWER3 siguió en 1998, incluyendo soporte completo de 64 bits, pero siguió siendo totalmente compatible con el conjunto de instrucciones de potencia anterior. Este fue uno de los objetivos del proyecto PowerPC y el POWER3 fue el primer procesador IBM en aprovecharlo. También agregó un tercer ALU y un decodificador de instrucciones adicional, para un total de ocho unidades funcionales. La serie POWER4 incluye dos CPU completas (similares a una power3 con mayor velocidad) en un solo chip, y ofrece la posibilidad de conexión de alta velocidad con hasta otros tres pares de POWER4. Estos se pueden colocar juntos en una placa base para componer un multiprocesador simétrico con ocho CPU. Cuando un proceso requiere alta velocidad en lugar de cálculos complejos, un par de CPU se puede desactivar para que los tres restantes tengan el bus de Caché L3 libre. El POWER4, incluso solo, es considerado por muchos como la CPU más potente disponible. En 2003 IBM desarrolló una versión de un solo núcleo del POWER4 para ordenadores personales de Apple, llamada PowerPC 970, o PowerPC G5. IBM lanzó el POWER5 en 2004. La versión de 1.9 GHz obtuvo la puntuación más alta jamás obtenida por una CPU de un solo procesador en el punto de referencia SPECfp. El POWER5 es la base de los eservers i5 Y P5. Las mejoras en comparación con el POWER4 incluyen una caché L2 más grande, un controlador de memoria integrado en el chip, multihilo, concurrente, que aparece al sistema operativo como múltiples CPU, un sistema más avanzado de gestión de energía, una sola tarea dedicada, el hipervisor (el sistema para la virtualización) y el eFuse (hardware para la corrección de errores). Ravi ARIMILLI, diseñador jefe de IBM, dijo: "el POWER5 es un diseño intermedio, que se puede utilizar para aplicaciones de alto nivel o incluso de bajo nivel, como las cuchillas." . Los servidores basados en Power5 ofrecen posibilidades de virtualización (es decir, presentan los recursos del sistema de una manera más relacionada con el pensamiento humano y la lógica que con la realidad del software o hardware): particionamiento lógico y micro particionamiento. Se pueden crear hasta diez lpar (particiones lógicas) para cada CPU, y el sistema de 64 vías más grande puede manejar hasta 256 sistemas operativos independientes. La memoria, la absorción de CPU y las E / S Se pueden transferir entre particiones. El POWER6 fue introducido en mayo de 2007. En 2010 se comercializó el POWER7, capaz de muy bajo consumo de energía, utilizado para la realización de una nueva generación de SUPERCOMPUTADORAS.

El PowerPC era esencialmente un POWER1 cuyas instrucciones básicas fueron emuladas parcialmente a través de microcódigo, usando una interfaz de bus basada en el diseño del Motorola 88000. Esto permitió a IBM usar la CPU en muchas estaciones de trabajo, cambiando solo la placa base. Desde entonces las arquitecturas se han diferenciado, pero siguen siendo compatibles a nivel de instrucción. La serie RS64 se basa en PowerPC, y por lo tanto POWER, y se ha utilizado en las líneas RS/6000 y as/400. Al estar optimizado para aplicaciones comerciales, no tiene la potencia en el cálculo de punto flotante de la serie de potencias. Actualmente se ha hecho cargo de la línea POWER4, y buscarán más potencia. El procesador PowerPC Gekko producido por IBM es una versión modificada del PowerPC 750cxe y fue utilizado por la Nintendo GameCube. IBM también desarrolló el procesador Wii (la consola sucesora del GameCube), el IBM Broadway. El procesador Cell es otro derivado de la arquitectura power, e incluye un núcleo similar a un procesador power3 limitado en la computación en coma flotante, junto con ocho procesadores vectoriales independientes. Es el corazón de la consola Sony PlayStation 3, el procesador parece capaz de superar cualquier otra arquitectura actual del mercado de escritorio en computación paralela y SIMD; características que han capturado la atención de toda la industria. El procesador Xenon, que forma la Xbox 360 de Microsoft, proviene de la arquitectura PowerPC. Tiene una estructura de triple núcleo y una velocidad de 3,2 GHz.

Microprocesadores IBM

Arquitectura de energía

Potencia 4

El POWER4 es un microprocesador de 64 bits compatible con el conjunto de instrucciones PowerPC con todas las instrucciones opcionales (definidas en tiempo de pr...

ASCI Blue Pacific

ASCI Blue Pacific es una supercomputadora instalada en el Lawrence Livermore National Laboratory (LLNL) en Livermore, California en 1998 y fue desarrollada por ...

Superordenador

Esta página se basa en el artículo de Wikipedia: Fuente, Autores, Licencia Creative Commons Reconocimiento-CompartirIgual.
This page is based on the Wikipedia article: Source, Authors, Creative Commons Attribution-ShareAlike License.
contactos
Política de privacidad , Descargos de responsabilidad