CDC serie 6000

La serie CDC 6000 es una línea de mainframes producidos por Control Data Corporation durante los años sesenta. La línea consistía en los CDC 6400, CDC 6500, CDC 6600 y CDC 6700, una serie de sistemas extremadamente rápidos y eficientes para la época. Estos eran sistemas desarrollados para tareas genéricas y se utilizaron con aplicaciones científicas, militares y comerciales. Los sistemas soportaban la ejecución de varios programas competidores gracias a un sistema operativo que dividía el tiempo llamado SCOPE (s uppervisory C ontrol O F P rogram e xecution). La serie CDC 6000 consistía en cuatro unidades funcionales, la memoria principal, uno o dos procesadores centrales muy potentes y rápidos, múltiples procesadores periféricos y una consola para administrar el sistema. Los sistemas de la línea 6000 se dividieron principalmente por el número de procesadores centrales y su potencia. Las máquinas se basaban en una arquitectura de tipo RISC mucho antes de que se inventara el término.

Los primeros miembros de la serie CDC 6000 fueron la supercomputadora CDC 6600 desarrollada por Seymour Cray y James E. Thornton en los laboratorios de Chippewa Falls, Wisconsin. Fue introducido en septiembre de 1964 y desarrolló más de tres millones de operaciones de coma flotante por segundo, el triple de la IBM 7030 Stretch la computadora más rápida en ese momento. El 6600 siguió siendo el ordenador más rápido del planeta durante cinco años hasta la introducción del CDC 7600. La máquina fue refrigerada en freón, y CDC produjo más de 100 máquinas de este tipo, vendiendo entre 6 millones y 1 10 millones de dollari. El siguiente sistema, el CDC 6400, fue introducido en abril de 1966. El procesador del 6400 era un procesador lento, implementando el procesamiento en Serie A diferencia del 6600 que tenía un procesador capaz de procesar instrucciones en paralelo. Para el resto era igual a 6600. El sucesor fue el CDC 6500 que se basó en dos procesadores del 6400, el sistema fue desarrollado principalmente por James E. Thornton en octubre de 1967. Finalmente se introdujo el CDC 6700 que era un sistema que combinaba un procesador 6600 y un procesador 6400, el sistema se introdujo en octubre de 1969. Después de los cambios en la serie en 1969 trajo versiones capaces de manejar 20 periféricos, con procesadores periféricos de 24 canales. CDC también introdujo una versión del CDC 6400 con un número reducido de procesadores periféricos, el CDC 6415-7 que 7 procesadores periféricos para reducir costos.

El procesador central (CP o procesador central) era la unidad situada para realizar operaciones aritméticas o lógicas del sistema. El CP podía realizar sumas, resta, multiplicación, división, incrementos de operaciones lógicas y saltos condicionales. En la arquitectura CDC 6000, el procesador central no realizaba operaciones de E/S ya que éstas eran realizadas asincrónicamente por los procesadores secundarios. Las CPU de la serie 6000 tenían 24 registros entre X0 - X7, A0 - A7 y B0 - B7. Los registros x tenían 60 bits de ancho y se usaban para manipular datos enteros y de punto flotante. Los registros B eran registros de 18 bits y se utilizaban normalmente para gestionar índices y direcciones en memoria. El registro B0 se estableció en 0 en hardware. Normalmente el registro B1 se configuraba a través del software en 1 (esto a menudo permitía que se usaran instrucciones de 15 bits en lugar de instrucciones de 30 bits). Los ocho registros a eran de 18 bits y se acoplaban directamente a los registros X. La introducción de una dirección en los registros de A1 a A5 produjo la lectura de la ubicación de la memoria y su almacenamiento del Registro x correspondiente. Introducir una dirección en a6 o A7 producía la escritura de los datos contenidos en X6 y X7 en la ubicación de memoria indicada por las direcciones A. Los registros A0 y X0 no estaban involucrados en el proceso y podían ser utilizados como registros para Tareas externas. De hecho, el almacenamiento de núcleo extendido de memoria externa (ECS) se gestionaba a través de estos registros. Las instrucciones eran variables en longitud y podían ser de 15 o 30 bits para contener hasta 4 Instrucciones por palabra. los códigos de op eran de 6 bits, el espacio restante se utilizó para indicar 3 registros de 3 bits (por ejemplo, dos registros de datos y un registro para el resultado) o dos registros y una dirección de memoria de 18 bits. Todas las operaciones funcionaron solo en los registros. Por ejemplo, el siguiente código COMPASS carga dos valores de la memoria, realiza una suma de 60 bits y guarda el resultado. El procesador central del CDC 6400 tenía una unidad aritmética unificada capaz de realizar una operación a la vez. Dependiendo del tipo de instrucción, esto podría tomar desde cinco ciclos de reloj (suma de enteros de 18 bits) hasta 68 ciclos de reloj (sumas de una cadena de 60 bits). El CDC 6500 era formalmente idéntico al 6400, pero tenía dos procesadores del CDC 6400 y por lo tanto tenía casi el doble de la potencia de cálculo del 6400. El CDC 6600 como el 6400 solo tenía un procesador central,. Sin embargo,esto era mucho mejor que el utilizado por el 6400. El procesador consistía en 10 unidades de ejecución independientes desarrolladas para realizar operaciones específicas. Las unidades se dividieron en un controlador de salto, una lógica booleana, un shifter, un verano entero, un verano de punto flotante, un divisor de punto flotante, dos multiplicadores de punto flotante y dos veranos incrementales de 18 bits. La más rápida era la unidad de suma incremental que empleaba 3 ciclos de reloj, mientras que la más lenta era la unidad de división de números de coma flotante que requería 29 ciclos de reloj. El procesador 6600 podría comenzar a ejecutar una instrucción para cada ciclo de reloj si los recursos (datos y unidades funcionales) estuvieran disponibles. La gestión de los recursos disponibles se llevó a cabo mediante marcadores. Además, el procesador tenía un búfer de 8 etapas en grados para contener hasta 32 instrucciones y, por lo tanto, capaz de encerrar dentro de él los ciclos más pequeños eliminando los accesos a la memoria principal. Tanto el 6400 como el 6600 tenían un reloj de 10MHz (100 ns). Dada la naturaleza serial del procesador del 6400, su rendimiento dependía significativamente del orden de las instrucciones a ejecutar, pero aún así era de aproximadamente 1 MIPS. La suma en coma flotante requiere 11 ciclos, mientras que la multiplicación utiliza 57 ciclos. El número de operaciones en coma flotante dependía en gran medida de las operaciones utilizadas, pero se situaba en un programa genérico de alrededor de 200. 000 por segundo. El 6600 era mucho más rápido. Con un buen compilador y una programación de instrucciones adecuada, el sistema podría desarrollar hasta 10 millones de operaciones por segundo. La suma en coma flotante requería 4 ciclos mientras que la multiplicación en coma flotante requería 10 ciclos (el sistema tenía dos unidades para multiplicaciones para procesar dos instrucciones en paralelo) el 6600 podía desarrollar hasta 2 - 3 MegaFLOPS. El 6700 combinaba lo mejor de los sistemas anteriores. Como el 6500 tenía dos procesadores centrales, uno era el procesador del 6400/6500 con gestión aritmética unificada, el segundo procesador era el del 6600. La combinación hizo del CDC 6700 el sistema más potente de la línea CDC 6000.

En todas las computadoras de la serie 6000, el procesador central se comunica con múltiples programas activos en memoria simultáneamente, el sistema podría manejar hasta siete procesos independientes. Las instrucciones del programa fueron leídas de los registros del procesador a intervalos regulares y procesadas en un orden estricto. Los resultados se guardaban en los registros para que pudieran copiarse en la memoria. La información se almacena en la memoria en forma de palabras. La longitud de cada palabra es de 60 bits. La alta eficiencia de direccionamiento del sistema permitió que una palabra se moviera de la memoria al procesador central en 100 nanosegundos.una memoria externa llamada unidad de almacenamiento de núcleo extendido (ECS) proporcionó espacio adicional para estacionar datos y mejorar el rendimiento del sistema que no tenía que acceder continuamente a medios externos.

El procesador principal accedía a la memoria con 10 procesadores periféricos (PP o procesadores periféricos). Cada PP era un sistema independiente con su propia memoria. PP proporcionó acceso a la memoria para el procesador y gestionó las operaciones de E/S entre la memoria y las unidades de disco o cintas magnéticas. Cuando se iban a realizar operaciones de E / S, el procesador programaba un PP para realizar las operaciones de forma asíncrona. Esto permitió una gestión eficiente de las operaciones de E/S E hizo que el procesador principal fuera más simple y, por lo tanto, más rápido. Cada procesador periférico podía realizar operaciones lógicas y aritméticas simples y podía ejecutar programas de alcance independientemente del otro PP. los PP se basaron en el diseño de la computadora CDC 160A apropiadamente modificada y adaptada para E / S.

Para realizar operaciones de entrada y salida, PP utilizó canales de comunicación entre la memoria y los dispositivos externos. Cada PP podría acceder a cada canal de datos, pero múltiples canales de datos podrían ser gestionados por un solo PP para acelerar las operaciones de transferencia. Un PP solo podía usar un canal de datos si no era utilizado por otro PP. en esencia, el uso de canales de datos era exclusivo.

Además de la comunicación entre procesadores secundarios y periféricos, el sistema tenía que gestionar la comunicación entre el sistema operativo y el operador. El operador ingresó los datos a través de un terminal y verificó el funcionamiento de los controles a través de una pantalla CRT. La pantalla era textual y no gráfica. Los circuitos analógicos convirtieron los caracteres en pulsos eléctricos que controlaban la pantalla. Un procesador secundario fue dedicado a la gestión de pantalla y fue llamado DSD (Dynamic System Display). Este procesador era gestionado por la consola y tenía que ser rápido para poder gestionar el rediseño de la pantalla en tiempo real sin introducir molestos artefactos visuales. La pantalla muestra el estado de los procesos en ejecución. La consola incluía un teclado para permitir al operador ingresar comandos que cambiaban la ejecución de programas o mostraban estadísticas de uso del sistema. Un editor de pantalla completa llamado O26 estaba disponible que podía ser activado desde la consola de control. Este editor de texto fue introducido en 1966 muchos años antes que los editores de texto de pantalla completa para otros sistemas. CDC tardó 15 años en desarrollar una versión para su sistema operativo de red, que se suministró como el sistema operativo estándar para las máquinas CDC 6000 después de una fase inicial utilizando otros sistemas operativos.

La configuración mínima de la serie CDC 6000 consistía en un sistema consistente en una memoria de 32. 768 palabras de 60 bits, de una combinación de discos que pueden almacenar 24 millones de palabras, un lector de tarjetas perforadas, una impresora y una unidad de cinta magnética con 7 cintas. El sistema podría expandirse utilizando memoria local adicional, memoria de núcleo extendido (ECS), lectores de tarjetas perforadas adicionales, escritores de tarjetas perforadas, impresoras y unidades de cinta. Los plotters gráficos y los escritores del microfilm estaban disponibles.

Control Data Corporation

Mainframe

CDC 1604

El CDC 1604 fue un mainframe de 46 bits diseñado por Seymour Cray para Control Data Corporation. El 1604 es recordado por ser el primer ordenador basado en tran...
Esta página se basa en el artículo de Wikipedia: Fuente, Autores, Licencia Creative Commons Reconocimiento-CompartirIgual.
This page is based on the Wikipedia article: Source, Authors, Creative Commons Attribution-ShareAlike License.
contactos
Política de privacidad , Descargos de responsabilidad